返回

第601章 来,大家看我ZB!

首页
关灯
护眼
字:
上一页 回目录 下一章 进书架
    啊,那就没事儿了,部分同志这才有了回到现实的感觉,作弊你早说啊,但是你作这个弊有什么意义?还是把大家召集起来看你作弊。

    高振东:对咯,我就是要叫大家来看我ZB。

    不过部分同志却是知道,高振东绝不会这么不靠谱,很好奇的看着他,我倒要看看你的葫芦里卖的什么药,好想知道啊。

    此时的高振东话锋一转,指着一块很多线路直接连到DJS-60D电路板上去的电路板笑道:“我就是用这个东西作弊的,有了它,DJS-60D就能在1秒内完成这10万次16位浮点数运算了。其实DJS-60D只是在发命令,真正的运算,是它完成的!”

    这块硬件乘法器,已经被高振东直接接到了DJS-60D的内部总线上,直接操作,不再需要外设总线进行通信,时间大大被节约了。

    “啊~~~~!!!!”

    全场哗然!

    这下心踏实了,高总工绝对不可能开玩笑,他说是这块板子完成的计算,那就绝对是它完成的。

    防工委领导笑道:“振东同志啊,你作弊的手段,也是神仙放屁——非同凡响啊,一般人可作不来这个弊。”

    大家一起笑了起来,但是还没笑完,突然反应过来,踏实个屁!

    这东西的个头,那也不是能在一秒内完成如此庞大计算量的复杂计算的,一点儿科学都不讲了是吧?

    “高总工,我还是不大想得出,这么小一块电路板,为什么能算得这么快?难道只用于特殊数字的计算?”

    这句话的意思是,是不是只能用于你输入的几个特定数字才能这么快?

    这种办法他们也知道,也会用,最简单的就是查表法,根据输入的数去在数据表中查结果,比如有两个操作数的操作,一张二维表就能解决问题。

    高振东也懂他的意思,其实4二进制位整数硬件乘法器,在CPLD/FPGA上,用VHDL一类语言最简单的实现方式就是查表法。

    但是查表法想要用于通用的16位浮点数计算,那就无异于天方夜谭了。

    高振东笑道:“这样吧,同志,你上来试试,你输入两个浮点数,让它算,看看时间和结果对不对。”

    说一千道一万,上手就知道了。

    这位同志也不含糊,来就来,这可是大事情,含糊不得。

    他走了上来,输入了两个10进制4位小数,16二进制位浮点数的精度最低就是3位有效数字,足够了,然后敲下了回车键。

    众目睽睽之下,依然是不到1秒,答案和时间就在屏幕上跳了出来。

    0.871秒!

    时间数字有变化,但是跟没变化一样!

    时间数字被大家扔到了一边,几乎所有的同志,都拿起纸笔,计算起这位同志输入的算式结果。

    速度并不快,对于任何一个普通人来说,在纸上计算两个4位数相乘,都需要花一点时间。

    终于,陆续有人算出来了。

    “算错了!”

    “算对了!”

    “算对了!”

    不过,说算对了的明显更多一些。
上一页 回目录 下一章 存书签